ResearchGate

See discussions, stats, and author profiles for this publication at: https://www.researchgate.net/publication/272157606

PERANCANGAN DAN IMPLEMENTASI PROSESOR OFDM BASEBAND UNTUK PROTOTIPE MODEM PLC PADA FPGA

Article · December 2010

CITATIONS
4

READS
1,968

3 authors, including:



Denny Darlis
Telkom University
63 PUBLICATIONS **117** CITATIONS
SEE PROFILE



Ali Muayyadi
Telkom University
28 PUBLICATIONS **55** CITATIONS
SEE PROFILE

Some of the authors of this publication are also working on these related projects:

Wireless LAN-over-Fiber View project

Camera Based Visible Light Communication (OCC with illumination) View project

All content following this page was uploaded by Denny Darlis on 12 February 2015.

The user has requested enhancement of the downloaded file.

PERANCANGAN DAN IMPLEMENTASI PROSESOR OFDM *BASEBAND* UNTUK PROTOTIPE MODEM PLC PADA FPGA

Denny Darlis[1], Achmad Ali Muayyadi[2], Sony Sumaryo[3]

[1,2,3] Program Pascasarjana Teknik Telekomunikasi, Institut Teknologi Telkom
[1]ddarlis@yahoo.com, [2]aly@ittelkom.co.id, [3]sny@ittelkom.ac.id

Abstrak

Karakteristik saluran listrik yang sangat 'tidak bersahabat' untuk komunikasi menjadi masalah utama dalam implementasi yang memanfaatkan tegangan rendah 220 V/50 Hz di perumahan atau perkantoran (*In-Home PLC*). Namun, dengan menggunakan beberapa teknik yang berhasil diterapkan di jaringan kabel lainnya seperti ADSL, kecepatan data yang berhasil dicapai oleh perangkat PLC hingga saat ini adalah 12 - 200 Mbps. Dalam penelitian ini dilakukan perancangan dan simulasi prosesor OFDM *Baseband* untuk prototipe modem PLC. Efisiensi penggunaan *resource* sangat dipengaruhi oleh perancangan blok I/FFT di mana pada penelitian ini dipilih I/FFT 64 titik radix-8. Perancangan *cyclic prefix* dan *mapper* di pengirim mampu menangani *delay spread* di kanal PLC. Dari hasil implementasi sistem OFDM *baseband*, dapat ditunjukkan kinerja prosesor. Masing-masing proses dilakukan melalui simulasi pada Modelsim 6.0 sehingga dari hasil sintesis diperoleh utilisasi *resource* FPGA yang menggunakan gerbang logika sebanyak 2.380, 4-input LUT sebanyak 9.343, dan flip-flop sebanyak 1.045. Hasil rancangan prosesor OFDM *baseband* dapat bekerja pada frekuensi maksimum 66,079 MHz.

Kata Kunci: BPLC, OFDM, FFT radix-8, FPGA, modem CPE

Abstract

The hostile characteristics of powerline medium for communication make them major problem for implementation at 220 V/50 Hz low voltage grid which is distributed to houses and buildings (In-Home PLC). However, through several proven techniques applied on other wireline network, such as *Asynchronous Data Subscriber Lines* (ADSL), the best data rate that PLC equipment can reach up to date is 12-200 Mbps. In this research, the design and implementation of Customer Premises End Broadband PLC Modem prototype as the nearest handy equipment to the customer for accessing a broadband network will be shown briefly. Modulation technique chosen for carrying data from transmitter to receiver is Orthogonal Frequency Division Multiplexing which has been successfully proven for handling multipath effect and bandwidth efficiency. As a result, baseband OFDM processor can be implemented on Xilinx FPGA, which is part of Virtex-4 LC development board with minimum resource utilization. Other resources suggested for extended application such as channel coding. Utilization efficiency depends highly on design of calculation part; one we use here is radix-8 64 point I/FFT. Performance of baseband OFDM processor simulated on Modelsim 6.0 fit the data from MATLAB simulation. It uses 2,380 gates, 9,343 4-input LUT, and 1,045 flip-flops. The design worked on maximum frequency of 66.079 MHz.

Keywords: BPLC, OFDM, FFT radix-8, FPGA, CPE modem

1. Pendahuluan

Implementasi suatu sistem komunikasi menjadi tujuan utama konsep-konsep yang dipelajari pada teori sistem komunikasi tersebut. Komunikasi lewat jala-jala listrik atau biasa disebut *powerline communication* merupakan sebuah konsep yang terus dikembangkan mengikuti perkembangan sistem komunikasi lainnya dan menjadi salah satu alternatif dalam pemecahan masalah keterbatasan jaringan berikut prasarananya.

Makalah ini memaparkan penelitian yang dilakukan untuk merancang prosesor OFDM *baseband* sebagai pengirim/penerima data di prototipe modem PLC pada FPGA. Kemudian merancang modul *Inverse/Fast Fourier Transform* 8-titik menggunakan bahasa pengkodean VHDL agar dapat diimplementasikan di FPGA sebagai blok *transceiver* OFDM *baseband* pada prototipe modem PLC.

Lingkup masalah yang muncul pada penelitian ini adalah bagaimana merancang dan mengimplementasikan prosesor OFDM *baseband* yang dibuat untuk mengatasi masalah alunan (*fading*) selektif pada frekuensi yang muncul pada saluran listrik sebagai kanal komunikasi akibat efek *multipath* dan pemilihan algoritma perhitungan I/FFT untuk memproses 64 data digital. Penelitian dilakukan menggunakan FPGA Xilinx Virtex-4 XC4VLX25 yang didukung oleh *evaluation board* dengan *clock* 100 MHz. Pengiriman dan penerimaan data dari dan ke PC menuju *development board*


FPGA menggunakan *port* serial dengan standar RS232.

2. *Powerline Communication*


Powerline Communication atau disingkat PLC adalah teknologi pemanfaatan jaringan distribusi daya listrik untuk tujuan komunikasi. Dalam hal ini, jala-jala distribusi listrik sebagai tambahan digunakan sebagai media transmisi untuk mentransfer berbagai layanan telekomunikasi [3].

2.1 Teknik Modulasi untuk Sistem PLC


Pemilihan teknik modulasi bagi sebuah sistem komunikasi bergantung kuat pada sifat dan karakteristik media di mana sistem tersebut bekerja. Kanal PLC sebagaimana telah diperlihatkan sebelumnya memiliki sifat-sifat yang sangat merusak bagi transmisi sinyal komunikasi, seperti derau, *multipath*, dan pemilihan kanal yang kuat. Ketidaksesuaian impedansi pada saluran listrik menghasilkan gaung yang menyebabkan sebaran



Gambar 1. Ilustrasi Teknik OFDM di Ranah Frekuensi [9]



Gambar 2. Bentuk Sinyal Sub-carrier dalam Simbol OFDM di Ranah Waktu [9]



(a)

(b)

Gambar 3. Blok Diagram Umum Realisasi Sistem OFDM [8, 4]

waktu tunda (*delay spread*) akibat pengaruh *multipath*. Modulasi yang dipilih harus bisa menawarkan fleksibilitas yang tinggi dalam menggunakan atau menghindari frekuensi yang diberikan jika terganggu kuat atau dialokasikan untuk layanan lainnya dan kemudian menjadi dilarang untuk digunakan oleh sinyal PLC.

2.1.1 *Orthogonal Frequency Division Multiplexing*

Orthogonal Frequency Division Multiplexing atau disingkat OFDM adalah teknik modulasi multi-*carrier* yang menggunakan metode pengortogonalan sub-*carrier* pembawa data pada ranah frekuensi agar masing-masing sub-*carrier* yang bersebelahan dapat saling beririsan kecuali pada frekuensi tengahnya, sehingga secara keseluruhan (dalam satu simbol) dapat digunakan lebar pita sekecil mungkin (lihat Gambar 1). Dengan penggunaan teknik OFDM, penggunaan spektrum daya transmisi dapat lebih efisien penggunaannya.

Setiap deretan data dikirimkan dalam satu subkanal, sehingga masing-masing memiliki *bandwidth* koherennya. Jika *bandwidth* sinyal yang ditransimisikan lebih kecil daripada *bandwidth* koheren kanal, maka interferensi antar simbol (ISI) akan tereliminasi di kanal tersebut.

Deretan data dengan kecepatan rendah memiliki *bandwidth* yang lebih rendah pula, sehingga jika kita memilih jumlah sub-*carrier* secara tepat, maka kita bisa mempunyai deretan data paralel dengan kecepatan sangat rendah dalam masing-masing subkanal yang dapat dipastikan bebas ISI [4]. Deretan data tersebut sebelumnya dapat dipetakan oleh sinyal modulasi tertentu untuk kemudian digabungkan menjadi satu simbol OFDM yang memiliki kecepatan tinggi.

Hal ini dimungkinkan dengan mengubah data serial ke bentuk paralel untuk kemudian dimodulasi dan memperlakukannya seolah-olah di ranah frekuensi. Kemudian dengan inversi transformasi Fourier di ubah ke ranah waktu untuk ditransmisikan. Di penerima proses kebalikannya dilakukan dengan mentransformasi Fourier sinyal di ranah waktu yang diterima ke ranah frekuensi dan mendemodulasi serta mendeteksinya menjadi bit-bit data kembali. Skema jelas dapat dilihat pada diagram blok sistem OFDM (Gambar 3).

Dengan OFDM, penggunaan *bandwidth* menjadi lebih efisien, karena sub-*carrier*-nya cukup sempit maka efek multijalur yang membuat alunan frekuensi terpilih (*frequency selective fading*) dapat dihindari atau diminimalkan. Penambahan *cyclic prefix* berupa duplikat beberapa simbol akhir di awal simbol OFDM keseluruhan (lihat Gambar 4) membentuk *guard time* untuk menghindari interferensi antar simbol (ISI), atau dalam hal ini interferensi antar *carrier* (ICI), mengakibatkan kecepatan data akan bertambah tinggi serta

probabilitas bit galat di penerima semakin rendah. Persamaan sinyal OFDM *baseband* dengan penambahan *cyclic prefix* menjadi sebagai berikut [8]:

$$s(t) = \frac{1}{\sqrt{T_{FFT}}} \sum_{i=-\infty}^{+\infty} \sum_{k=-K/2}^{K/2-1} X_{i,k} e^{j2\pi k\Delta_f (t - T_{CP} - iT_{SYM})} u\left(t - iT_{SYM}\right)$$

$$u(t) = \begin{cases} 1 & ,0 \le t < T_{FFT} \\ 0 & ,else \end{cases}$$

$$T_{FFT} = N_{FFT} / f_s$$

$$\Delta_f = 1 / T_{FFT}$$

$$T_{SYM} = T_{FFT} + T_{CP} \quad \text{..... (1)}$$


dengan:

a. i adalah indeks simbol waktu,
b. k adalah indeks frekuensi,
c. K adalah jumlah sub-*carrier* yang digunakan,
d. $X_{i,k}$ adalah simbol data,
e. Δ_f adalah jarak antara sub-*carrier* bersebelahan,
f. T_{FFT} adalah periode FFT/IFFT,
g. N_{FFT} adalah jumlah sub-*carrier* maksimum,
h. f_s adalah frekuensi pengambilan sampel sistem,
i. T_{CP} adalah panjang dari *cyclic prefix*, dan
j. T_{SYM} adalah periode simbol OFDM termasuk CP.


Dari persamaan 1, *transceiver baseband* OFDM dapat diimplementasikan seperti Gambar 5.

Sebagai tambahan, penyisipan CP mengubah konvolusi kanal linear menjadi konvolusi sirkular. Jika $s_i(t)$ adalah simbol OFDM ke-i yang dikirimkan dan $r_i(t)$ adalah simbol yang diterima, maka $r_i(t)$ memiliki hubungan sebagai berikut:

$$\begin{aligned} s_i(t) &\xrightarrow{FFT} S_i(f) \\ h(t) &\xrightarrow{FFT} H(f) \\ r_i(t) &\xrightarrow{FFT} R_i(f) = S_i(f)H(f) \end{aligned} \quad (2)$$



Gambar 4. Penyisipan *Cyclic Prefix* [8]



Gambar 5. Pengirim dan Penerima OFDM *Baseband* [5]

Simbol data terdemodulasi $R_{i,k}$ dapat dinyatakan sebagai sebuah perkalian simbol data awal $X_{i,k}$ dan sebuah faktor tetap H_k. Sehingga, untuk mengembalikan simbol data, hanya diperlukan sebuah ekualiser 1-tap.

$$\begin{aligned} R_{i,k} &= R_i(\frac{k}{T_{FFT}}) \\ X_{i,k} &= S_i(\frac{k}{T_{FFT}}) \\ H_k &= H(\frac{k}{T_{FFT}}) \\ R_{i,k} &= X_{i,k} H_k \end{aligned} \quad (3)$$

2.1.2 *Inverse/Fast Fourier Transform*

Modulasi OFDM dapat dibuat dengan menerapkan perhitungan *Inverse Discrete Fourier Transform*. Implementasi cepat dari IDFT, yakni IFFT, dapat digunakan untuk mereduksi waktu pemrosesan dan penggunaan perangkat keras.

FFT menghitung DFT dengan mereduksi sejumlah perhitungan, dan menyisakan perhitungan langsung DFT. Namun, hal ini mengakibatkan tambahan langkah untuk penyusunan data kembali untuk menentukan hasil akhirnya. Tambahan langkah tersebut, karena diimplementasikan secara efisien, tidak akan menambah langkah yang cukup signifikan pada kerumitan perhitungan secara komputasi. Hasilnya, FFT merupakan algoritma yang sangat efisien yang menghasilkan implementasi terbaik pada perangkat keras.

Secara umum, persamaan matematis untuk *Fast Fourier Transform* yang digunakan pada bagian penerima adalah sebagai berikut:

$$X(k) = \sum_{n=0}^{N-1} x(n) \cdot e^{-j\left(\frac{2\pi}{N}\right)nk} \quad ,k = 0,1,...,N-1 \quad (4)$$

dengan:
$x(n)$ merupakan deretan data masukan ke-n, dan $X(k)$ adalah deretan data keluaran ke-k.

Sementara kebalikannya, di bagian pengirim, *Inverse FFT* diberikan oleh persamaan:

$$x(n) = \frac{1}{N} \sum_{k=0}^{N-1} X(k) \cdot e^{j\left(\frac{2\pi}{N}\right)nk} \quad ,n = 0,1,...,N-1 \quad (5)$$

Jika kita menyederhanakan faktor eksponensial dengan simbol W_N, di mana:

$$W_N^{nk} = e^{j\left(\frac{2\pi}{N}\right)nk}$$

maka untuk FFT 8-titik, kita dapat membuat perhitungan sederhana menggunakan metode *Decimation In Time* (DIT) sebagai berikut:

$$X(0) = x(0) + x(4) + x(2) + x(6) + x(1) + x(5) + x(3) + x(7)$$

$$X(4) = W_8^0[x(0) + x(4) + x(2) + x(6) - x(1) - x(5) - x(3) - x(7)]$$

$$X(2) = W_8^0[x(0) + x(4) - x(2) - x96)] + W_8^2[x(1) + x(5) - x(3) - x(7)]$$

$$X(6) = W_8^0\{W_8^0[x(0) + x(4) - x(2) - x(6)] - W_8^2[x(1) + x(5) - x(3) - x(7)]\}$$

$$X(1) = W_8^0[x(0) - x(4)] + W_8^2[x(2) - x(6)] + W_8^1[x(1) - x(5)] + W_8^3[x(3) - x(7)]$$


$$X(5) = W_8^0\{W_8^0[x(0) - x(4)] + W_8^2[x(2) - x(6)] - W_8^1[x(1) - x(5)] + W_8^3[x(3) - x(7)]\}$$

$$X(3) = W_8^0\{W_8^0[x(0) - x(4)] - W_8^2[x(2) - x(6)]\} + W_8^2\{W_8^1[x(1) - x(5)] - W_8^3[x(3) - x(7)]\}$$


$$X(7) = W_8^0\{W_8^0\{W_8^0[x(0) - x(4)] - W_8^2[x(2) - x(6)]\} - W_8^2\{W_8^1[x(1) - x(5)] - W_8^3[x(3) - x(7)]\}\}$$

Dengan menggunakan perhitungan tersebut, kita dapat menyusun perhitungan FFT yang lebih besar dengan 8-titik sebagai radixnya. Misalnya FFT 64-titik menggunakan radix-8 yang memerlukan 2 langkah saja.

Penerapan yang paling banyak digunakan dengan persamaan ini ialah analisis sinyal. Contohnya seperti pada Gambar 7. sinyal $x(n)$ adalah sinyal yang dianalisis yang berjumlah N titik. Sinyal $x(n)$ merupakan sinyal satu siklus dalam durasi N titik. DFT dari $x(n)$ menghasilkan $X(k)$. Pada $k = 1$, $|X(k)|$ memiliki puncak yang tinggi. Artinya $x(n)$ memiliki sebuah elemen dari satu siklus per komponen frekuensi N titik. Sebagai tambahan, pada $k = N$-1, puncak lainnya diamati. Keluaran DFT N-titik memiliki karakteristik siklus. Kemudian indeks $k = N$-1 berarti $k = -1$, yakni, frekuensi negatif. Karena sinyal $x(n)$ (sinyal riil) terdiri dari komponen frekuensi $k = 1$ positif dan $k = -1$ negatif, maka $X(k)$ memiliki komponen $k = 1$ dan $k = -1$.



Gambar 6. Graf Aliran Sinyal dari FFT 8-Titik DIT



Gambar 7. Analisis Spektrum oleh *Discrete Fourier Transform* [8, 5]

3. Perancangan Sistem OFDM

3.1 Perancangan Sistem

Dengan acuan model kanal dan derau telah dilakukan sebelumnya ditentukan beberapa parameter kanal untuk simulasi sistem yang akan dilakukan menggunakan MATLAB 7.0 sebagai berikut: a_0, a_1, dan k terkait dengan jenis kabel yang digunakan pada pengkabelan dalam saluran listrik perumahan, d_i adalah panjang setiap lintasan, $g_i e^{-(a_0 + a_1 f^k)d_i}$ yang mengendalikan magnitudo sinyal yang dikirim atau dipantulkan, dan $e^{-j2\pi f d_i / v_p}$ yang mengatur fasanya, di mana $v_p = 150\times10^6$ m/dt merupakan laju propagasi. Dengan pendekatan ini, konfigurasi pengkabelan tidak lagi diperlukan. Sebagai contoh, ditentukan panjang maksimum kabel pada tiap percabangan 150 m, g_i bernilai acak antara -0,1 dan 0,1, karakteristik kabel $a_0 = 0$, $a_1 = 8 \times10^{-6}$, $k = 0{,}5$, serta $N = 10$ [5].

Dari beberapa penyesuaian antara simulasi dan hasil pengukuran sebenarnya, secara umum diambil nilai sebaran *delay* sebesar 2,5 µs hingga 4 µs. Dengan nilai ini nilai-nilai parameter yang akan digunakan dalam perancangan simulasi dan implementasi blok OFDM di FPGA sebagai blok utama modem dapat ditentukan.

3.2 Model dan Parameter Sistem OFDM

Sebagaimana dijelaskan bahwa OFDM menjadi pilihan teknik modulasi yang paling tepat bagi lingkungan kanal yang bergantung terhadap waktu di mana efek multijalur serta derau impulsif menjadi hambatan utama seperti kondisi kanal saluran listrik. Dalam OFDM *baseband*, deretan bit data pertama-tama diubah dengan memodulasikan agar simbol tahan terhadap distorsi kanal. Teknik modulasi standar yang dipilih menggunakan metode pemetaan bit 4-QAM untuk kemudian dimodulasi kembali ke setiap sub-*carrier* ortogonal, dengan jarak frekuensi yang sama satu dengan lainnya sebesar $\Delta f = (1/2NT_s)$ Hz di mana T_s adalah waktu *sampling* dan N adalah jumlah total sub-*carrier*. Sinyal OFDM *baseband* didapatkan dengan penjumlahan N sub-*carrier* sinyal-sinyal termodulasi dan dapat dituliskan sebagai:


$$D(t) = \mathrm{Re}\left[\sum_{k=0}^{N-1} d_k e^{j2\pi f_k t}\right], \quad 0 \le t \le T \qquad (6)$$

di mana d_k adalah sub-simbol termodulasi, f_k adalah $k\Delta f$ dan T merupakan durasi simbol OFDM. Untuk menghasilkan ortogonalitas di antara sub-*carrier* sub-*carrier*, nilai minimum Δf adalah $1/T$ Hz. Dengan pengambilan sampel pada laju $2N\Delta f$ menghasilkan:

$$D_n = D\left(\frac{n}{2N\Delta f}\right) = \mathrm{Re}\left[\sum_{k=0}^{N-1} d_k e^{\frac{j2\pi nk}{2N}}\right] \qquad (7)$$

Tabel 1.Parameter Sistem OFDM bagi Prototipe Modem PLC Mengacu pada Standar *Homeplug* 1.0

Spesifikasi Parameter	Nilai
Frekuensi *Sampling*, F_s	100 MHz
Total sub-*carrier*, N	64
Titik FFT, N_{fft}	64
Durasi Data, T_u	640 ns
Durasi *Cyclic Prefix*, T_g	160 ns
Durasi Total Simbol, T	800 ns
Jarak Antar-*Subcarrier*, Δf	1,5625 MHz
Jumlah sub-*carrier* bukan nol, K	64
Bit Rate, R_b	200 Mbps
Bandwidth Total, B_c	100 MHz



Gambar 8. Model Sistem Prototipe Modem PLC[5]

Untuk menghindari interferensi antar simbol (ISI) dan interferensi antar kanal (ICI), sejumlah sampel dari bagian akhir simbol OFDM diduplikasi ke bagian awal. Bagian yang ditambahkan disebut *cyclic prefix*. Akhirnya, sinyal *multicarrier baseband* yang riil $D(t)$ akan dibangkitkan setelah *windowing* dan pemfilteran *low-pass* dari sampel-sampel ranah waktu ini.

Pemetaan bit oleh modulator 4-QAM dilakukan dengan aturan seperti berikut:

a. $N_{bits} = 2$; $K_{mod} = 1/\sqrt{2}$
b. Keluaran modulator QAM, $X=(I+j\,Q) \times K_{mod}$

Gambar 8 menunjukkan model sistem prototipe modem yang akan diimplementasikan pada FPGA. Detail masing-masing blok akan dirancang seefisien mungkin mengacu pada resource FPGA yang digunakan yakni Xilink Virtex 4. Bagian AFE dirancang berupa rangkaian kopling dengan spesifikasi filter *High-Pass* analog yang melewatkan data dengan frekuensi tinggi dan memblok/mengisolasi tegangan jala listrik 220 V/50 Hz agar tidak masuk ke rangkaian digital serta blok rangkaian pengubah analog-ke-digital/digital-ke-analog yang akan diintegrasikan dengan papan evaluasi Xilink Virtex 4 yang digunakan.

3.2.1 Representasi Bilangan

Dalam merancang sistem digital, di mana data masukan dianggap sebagai bilangan-bilangan bulat dan diproses melalui beberapa perhitungan yang menghasilkan bilangan-bilangan desimal, maka perlu disepakati dari awal representasi dari bit-bit biner data yang akan diproses. Dari beberapa pilihan yang ada terkait jenis representasi bilangan yang ada menurut [6] yakni *fixed-point* atau *floating point*. Hal ini akan mempengaruhi panjang bit yang akan digunakan dalam merepresentasikan data beserta hasil perhitungannya. Pada penelitian ini dipilih format bilangan 2*'s complement fixed-point* bertanda sepanjang 16-bit sebagai berikut:

$$X = \frac{1}{256}\begin{cases} \sum_{n=0}^{N-1} x_n 2^n & X \geq 0 \\ 2^N - \sum_{n=0}^{N-1} x_n 2^n & X < 0 \end{cases} \quad (8)$$

di mana X adalah representasi 2*'s complement* dari sebuah bilangan desimal 16-bit, pada jangkauan [-128 hingga 127,99609375], x_n adalah bit-bit biner 0 dan 1. Sebagai contoh:

$$1101110100000000_2 = -8960_{10}/256_{10} = -35_{10}$$
$$0000010001101100_2 = 1132_{10}/256_{10} = 4{,}421875_{10}$$

3.2.2 Rancangan Blok Transformasi Fourier

Blok transformasi Fourier merupakan blok utama pada sistem OFDM. Karena sinyal informasi yang akan dikirim ke kanal berupa sinyal pada ranah waktu, maka seluruh bit-bit informasi yang akan dikirim direpresentasikan berada pada ranah frekuensi. Untuk mengubahnya menjadi sinyal di ranah waktu, sinyal tersebut ditransformasikan menggunakan *Inverse FFT* (IFFT) di bagian pengirim dan mengubahnya kembali ke bit-bit semula dalam representasi ranah frekuensi menggunakan FFT di bagian penerima. Hal ini mengakibatkan bit-bit simbol termodulasi dalam subkanal-subkanal yang berbeda frekuensi $1/2NT_s$ sebagaimana telah disebutkan di atas. Untuk dapat mengimplementasikan trans-formasi tersebut pada FPGA, perlu dilakukan manipulasi-manipulasi bit sehingga bisa berlaku seperti yang diinginkan.

Arsitektur FFT/IFFT yang akan diimplemen-tasikan pada prototipe modem PLC ini menggunakan algoritma konvensional yang dibuat oleh Cooley-Tukey. Secara internal arsitektur yang diimplementasikan menggunakan FFT 8-titik (radix-8) berdasarkan desimasi dalam waktu (DIT) untuk perhitungan 64-titik FFT/IFFT. Hal ini dilakukan dalam 2 tahap dengan perkalian kalkulus *butterfly* yang diimplementasikan menggunakan ROM. Karena $64 = 8^2$ maka akan terdapat komputasi 2 kali yang berkaitan dengan arsitektur 2 tahap. Nilai FFT $X(k)$ dari suatu deretan data kompleks $x(n)$ sepanjang N:

$$X(k) = \sum_{n=0}^{63} x(n) W_{64}^{nk} \quad (9)$$

di mana $k = k_0 + 8k_1 \quad (k_0, k_1 = 0,...,7)$
$n = n_0 + 8n_1 \quad (n_0, n_1 = 0,...,7)$

dapat diberikan oleh,

$$X(k) = \sum_{n_0=0}^{7}\sum_{n_1=0}^{7} x(n_0 + 8n_1)W_{64}^{(n_0+8n_1)(k_0+8k_1)} \qquad (10)$$


dengan:

$$W_N^0 = 1, W_N^{1N/8} = \frac{1}{\sqrt{2}}(1+j), W_N^{2N/8} = j, W_N^{3N/8} = -\frac{1}{\sqrt{2}}(1-j),$$
$$W_N^{4N/8} = -1, W_N^{5N/8} = -\frac{1}{\sqrt{2}}(1+j), W_N^{6N/8} = -j, W_N^{3N/8} = -\frac{1}{\sqrt{2}}(1-j)$$


Sehingga, dapat disimpulkan bahwa perhitungan 64-titik FFT menggunakan metode radix-8 akan memerlukan 3-tahap secara keseluruhan termasuk penyusunan kembali indeksnya. Arsitektur perhitungannya ditunjukkan pada Gambar 9.

Perhitungan kalkulus *butterfly* W_{64}^{nk} diimplementasikan dengan menggunakan data yang disimpan dalam ROM. Nilai *sinus* dan *cosinus* sudut rotasi dihitung dengan perhitungan biasa kemudian disimpan dalam representasi *fixed-point* 16 bit.


Dalam implementasinya, karena perhitungan FFT dan IFFT tidak berbeda jauh jika dilihat dari persamaannya, maka dapat dirancang blok IFFT yang masukannya adalah konjugat kompleks dari masukan FFT seperti dapat dilihat pada Gambar 9.




Gambar 9. Arsitektur Perhitungan FFT 64-Titik Radix-8




Gambar 10. Rangkaian IFFT yang Dibuat dari Modul FFT




Gambar 11. Blok Diagram Sistem *Baseband*-OFDM pada FPGA untuk Prototipe Modem PLC



Gambar 12. Simulasi IFFT 64-Titik



Gambar 13. Simulasi FFT 64-Titik



Gambar 14. Bentuk Sinyal OFDM di Domain Waktu

4.3 Implementasi

4.3.1 Simulasi RTL (*Register Transfer Level*)

Sebelum diimplementasikan di FPGA, rancangan disimulasikan perilakunya (*behavioral simulation*) dan dianalisis fungsionalnya. Dari hasil simulasi dapat dilihat pada Gambar 12, 13, dan 14.

4.3.2 *Design Entry*


Pada langkah ini, semua modul rancangan berupa *file .vhd* ditambahkan pada *project* OFDM yang dibuat. Pada penelitian ini ditambahkan beberapa *file* seperti pada Gambar 15.

File txmodembase.vhd merupakan modul paling atas pada rancangan sistem ini. Selanjutnya modul-modul penyusunnya ditempatkan dengan hirarki pembentuk modul paling atas tersebut.


4.3.2 Sintesis

Modul-modul pembangun sistem yang dirancang menggunakan bahasa pengkodean VHDL kemudian disintesis sehingga terbentuk blok

skematik rangkaian pada level register. Sementara itu, sintesis dilakukan pada level standar dan lanjut, sehingga masing-masing ada laporannya. Untuk modul pengirim (*txmodem*), skema RTL-nya dapat dilihat pada Gambar 16 di bawah ini. Penggunaan sumber (*resource*) FPGA dilaporkan seperti pada Gambar 17.



Gambar 15. *Source File* untuk Modul Pengirim *txmodem*



Gambar 16. Skematik Register-Transfer Level untuk *txmodembase* Setelah Disintesis

Device Utilization Summary				
Logic Utilization	Used	Available	Utilization	Note(s)
Number of Slice Flip Flops	1,045	21,504	4%	
Number of 4 input LUTs	3,885	21,504	18%	
Logic Distribution				
Number of occupied Slices	2,380	10,752	22%	
Number of Slices containing only related logic	2,380	2,380	100%	
Number of Slices containing unrelated logic	0	2,380	0%	
Total Number 4 input LUTs	3,934	21,504	18%	
Number used as logic	3,885			
Number used as a route-thru	49			
Number of bonded IOBs	35	240	14%	
Number of BUFG/BUFGCTRLs	2	32	6%	
Number used as BUFGs	2			
Number used as BUFGCTRLs	0			
Number of FIFO16/RAMB16s	6	72	8%	
Number used as FIFO16s	0			
Number used as RAMB16s	6			
Number of DSP48s	4	48	8%	
Total equivalent gate count for design	48,751			
Additional JTAG gate count for IOBs	1,680			

Gambar 17. Laporan Implementasi *tx_modem* dari *Xilinx Integrated Software Enviroment*

Sehingga secara keseluruhan proses sintesis terhadap modul *txmodembase* ini dihasilkan utilisasi FPGA seperti berikut ini:

Jumlah BUFGs	2 dari 32	6%
Jumlah DSP48	4 dari 48	8%
Jumlah External IOBs	35 dari 240	14%
Jumlah LOCed IOBs	0 dari 35	0%
Jumlah RAMB16s	6 dari 72	8%
Jumlah Slices	2.380 dari 10.752	22%
Jumlah SLICEMs	2 dari 5.376	1%

Jumlah SIGNAL yang tidak terutekan lengkap pada rancangan ini adalah 0. Rata-rata CONNECTION DELAY pada rancangan ini adalah 0,878 ns. PIN DELAY maksimum sebesar 3,184 ns. Rata-rata CONNECTION DELAY pada 10 sambungan terburuk adalah 2,866 ns.

5. Penutup

5.1 Kesimpulan

Pada penelitian mengenai Perancangan dan Implementasi Prosesor OFDM *Baseband* Untuk Modem PLC pada FPGA ini, didapatkan beberapa kesimpulan sebagai berikut:

1. Rancangan *transceiver* OFDM *baseband* dapat diimplementasikan pada Virtex-4 LC *development board* dengan penggunaan *resource* mínimum sehingga masih dapat ditambahkan blok lainnya seperti pengkodean kanal.
2. Prosesor OFDM *Baseband* yang dibangun menggunakan modul FFT 64-titik radix-8 dapat mengurangi tingkat kompleksitas perhitungan, sehingga hanya dibutuhkan 3 tahap perhitungan termasuk penyusunan kembali data, karena digunakannya metode *Decimation In Frequency*.
3. Dari hasil simulasi, prosesor OFDM yang dirancang berikut pemetaan 4-QAM, mampu menangani *delay spread* pada kanal PLC dengan penggunaan *Cyclic Prefix* berdurasi 160 ns.

5.2 Saran

Agar rancangan prosesor OFDM *baseband* ini bisa berjalan di prototipe modem PLC yang sebenarnya, disarankan untuk:

1. Menguji *core* yang sudah diimplementasikan di FPGA ini dengan cara menghubungkannya ke blok *analog front-end* modem PLC berupa sistem *A/D converter* serta transformator kopling untuk menginjeksikan sinyal transmisi ke jaringan listrik 220 V/50Hz.
2. Menguji prosesor OFDM yang dirancang pada pengiriman dan penerimaan data menggunakan *ethernet link* dengan kecepatan 10/100 Mbps, sehingga didapatkan kinerja aktual dari prototipe modem PLC yang diharapkan.
3. Meningkatkan kinerja prosesor OFDM *baseband* dengan menggunakan perhitungan I/FFT untuk 512, 1.024, dan 2.048 titik yang diimplementasikan pada Virtex-4 LC *development board*.

4. Menambahkan modul pengkodean kanal untuk mengantisipasi bit dan *burst error* terkait derau yang terjadi pada kanal PLC.
5. Menganalisis serta membatasi *Peak Average Power Ratio* yang dihasilkan sinyal OFDM sesuai dengan standar PLC untuk transmisi data *broadband*.

Daftar Pustaka

[1] Amirshahi-Shirazi, Pouyan, "*Broadband Access and Home Networking Through Powerline Networks",* a Ph.D.'s Thesis, Department of Electrical Engineering, Pennsylvania State University, May 2006.

[2] Chen Walter Y., "*Home Networking Basis: Transmission Environments and Wired/Wireless Protocols",* Prentice-Hall, 2003.

[3] Dostert, Klaus, "*Powerline Communications",* Prentice-Hall, 2001.

[4] Hrasnica, H., A. Haidine, R. Lehnert, "*Broadband Powerline Communication Network: Network Design"*, John Wiley & Sons, Ltd., 2004.

[5] Jit Ken Tan, "*An adaptive Orthogonal Frequency Division Multiplexing. Baseband Modem for Wideband Wireless Channel",* Massachusetts Institute of Technology, May 2006.

[6] Meyer-Baese, Uwe, "*Digital Signal Processing with Field Programmable Gate Array"*, Springer-Verlag, 2001.

[7] Purroy, A., A. Sanz, J. I. García Nicolás, I. Urriza, *"Research Areas for Efficient Power Line Communication Modems"*, Proceedings of the 11th Field Programmable Logic 2001, August 2001.

[8] Siquiera, Tonny Matos, "*Implementacao de um modem OFDM em FPGA"*, Universidade Federal do Espirito Santo, April 2004.

[9] Van Nee, R., R. Prasad, *"OFDM Wireless Multimedia Communications"*, Artech-House, Boston, 2000.

[10] Wilson, Peter R., "*Design Recipes for FPGA",* Embedded Technology Series, Newnes, 2007.

[11] Yangpo Gao, "*Powerline Communications: Channel Characterization and Modem Design",* Helsinki University of Technology, October 2005.

View publication stats